Введение
В этом году произошло радикальное изменение типа наиболее покупаемой памяти. SDRAM постепенно сходит со сцены, в то время как DDR SDRAM становится стандартом. Тем более что другие предложения, вроде двухканальной DDR, повышают интерес к новой памяти.
Что касается поставщиков, то здесь начинает приносить плоды недавно анонсированный развод Intel с Rambus и желание работать с Объединенным советом по электронным устройствам (Joint Electronic Device Engineering Council, JEDEC), создающим стандарты в индустрии. Сегодня производительность компьютера в играх и производительных приложениях зависит от типа памяти в слотах DIMM, то же самое относится к процессору и видеокарте. А Rambus в то же время постепенно сошла на нет.
Мы рассмотрим, насколько взаимосвязаны памяти и процессор, как работает память и что такое DDR, DDR400 и DDRII.
| SDRAM | DDR | RDRAM | EDO | DDR2 | |
| 2002 | 55% | 39% | 5% | 1% | |
| 2003 | 13% | 81% | 3% | 3% | |
| 2004 | 8% | 83% | 2% | 9% | |
| 2005 | 5% | 58% | 2% | 35% |
Рыночные доли различных видов памяти. (Источник: iSuppli)
Основы DRAM
Принципиальной мерой производительности памяти является задержка при обращении к ней (латентность), которая является промежутком времени между запросом процессора и получением данных из оперативной памяти. Оперативная память на самом деле представляет только одно из трех временных хранилищ данных, через которые проходит информация для процессора и жесткого диска. И при обращении к оперативной памяти происходит много интересного.
На пути к оперативной памяти находятся кэши L1 и L2, которые могут содержать запрашиваемые данные, поэтому процессору не придется обращаться к основной памяти. В результате задержка уменьшается. Если вы желаете оценить влияние задержки на производительность, увеличьте латентность памяти в BIOS и сравните скорость работы.
За последние годы с целью повышения производительности кэша и уменьшения задержек предпринято множество усилий для улучшения связи между процессором и чипсетом (шина FSB) и связи между чипсетом и памятью (шина памяти). Пропускная скорость этих шин является потенциально “узким” местом. По этому показателю 533 МГц FSB Pentium 4 и PC-133 (133 МГц) SDRAM очень сильно различаются между собой.
Вы можете собрать систему, в которой скорость памяти будет выше, но шина памяти будет обладать увеличенными задержками, в результате ваша система будет работать хуже аналогов с меньшей скоростью памяти и меньшими задержками. Существует правило: скорость FSB процессора не должна быть меньше одной пятой его частоты. Связано это с тем, что кэш может эффективно работать до указанного порога, после чего шина FSB будет перегружена. Примером могут служить производительные чипсеты Intel, которые перешли на новые частоты FSB только после достижения 5-кратного превосходства над частотой процессора. Но что касается Celeron, которые Intel продает с высокими тактовыми частотами, соотношение частот FSB/процессор достигает тринадцати.
Несмотря на наличие технических спецификаций, некоторые модули памяти им не соответствуют. На фабриках стоимостью в миллиард долларов, где производится память, модули памяти, не прошедшие тест на 333 МГц, могут продаваться как 266 МГц версии. Продавцы и дистрибуторы по всему миру могут неправильно маркировать память. Модуль памяти с чипами 266 МГц может на самом деле работать на меньших тактовых частотах. К тому же если несколько бит будут испорчены, то ваша система станет нестабильной.
Задержка
На иллюстрации показана временная диаграмма работы памяти при пяти установках латентности. На основе патента Micron.
Массив DRAM-памяти можно представить как таблицу ячеек, которые состоят из конденсаторов и содержат один или больше “битов” данных, в зависимости от конфигурации чипа. Таблица адресуется дешифраторами строки и столбца, которые получают свои сигналы от генераторов тактовой частоты RAS (строб адреса строки, Row Address Strobe) и CAS (строб адреса столбца, Column Address Strobe). Чтобы уменьшить размер пакета, адреса строки и столбца мультиплексируются в буферы адресов столбцов и строк. К примеру, если у вас есть 11 адресных линий, то у вас будет 11 адресных буферов строк и 11 адресных буферов столбцов. К каждому столбцу подсоединяются транзисторы доступа, называемее усилителями считывания, которые выполняют операции чтения и обновления на чипе. Поскольку ячейки представляют собой конденсаторы, которые разряжаются во время каждой операции считывания, транзисторы доступа должны восстанавливать заряд до окончания цикла выборки.
Конденсаторы, составляющие ячейки данных, постепенно теряют свой заряд, поэтому необходимо периодически выполнять циклы регенерации, иначе данные будут потеряны. Контроллер регенерации определяет время между циклами обновления, а счетчик регенерации гарантирует, что будет обновлен весь массив (все ряды). Таким образом, несколько тактов придется использовать для операции регенерации, что несколько влияет на производительность.
Типичный доступ к памяти осуществляется следующим образом. Сначала на контакты адреса подается адрес строки. Через некоторое время сигнал RAS спадает, что активирует усилители считывания, и адрес строки передается в адресный буфер строк. Когда сигнал RAS стабилизируется, выбранный ряд передается на усилители считывания. Затем на контактах выставляется адрес столбца, затем при спаде сигнала CAS он передается в адресный буфер столбцов, в это же время включается выходной буфер. Когда CAS стабилизируется, выбранный усилитель считывания передает данные в выходной буфер.
Спецификации памяти
| 1987 | FPM 50 нс |
| 1995 | EDO 50 нс |
| 1997 | PC66 SDRAM 66 МГц |
| 1998 | PC100 SDRAM 100 МГц |
| 1999 | RDRAM 800 МГц |
| 1999/2000 | PC133 SRAM 133 МГц (опция VCM) |
| 2000 | DDR SDRAM 266 МГц |
В 1980 году, в период зарождения компьютеров, большинство из них обладало 512 кб памяти, а самые “продвинутые” пользователи могли посылать электронную почту или играть в тетрис (конечно, не одновременно). Появившиеся в конце восьмидесятых 386 процессоры уже можно было комплектовать 64 Мбайт памяти.
Тогда, до изобретения и внедрения SDRAM, время, требовавшееся процессору на отсылку или получение данных из памяти, измерялось в наносекундах (нс). Быстрая память обладала задержкой от 80 нс до 60 нс.
До выпуска SDRAM люди уделяли мало внимания мегагерцам и пропускной способности памяти. Сегодня основными параметрами памяти и шины памяти являются частота работы и скорость, с которой пересылаются данные. Скорость измеряется в байтах в секунду (число бит, умноженное на восемь). Те же характеристики применимы и к шине процессора FSB, которая связывает процессор и северный мост – МГц и байт/с.
Некоторую путаницу в современные модули памяти вносит использование наносекунд как критерия производительности памяти. Вместо времени доступа наносекунды теперь отображают продолжительность цикла DRAM. И с DDR SDRAM ситуация такая же.
Kingston Technology Company Inc., лидирующий производитель модулей памяти, предлагает следующую таблицу соответствия мегагерцам и наносекундам.
ШАГ 1
МГц = 1 миллион тактов в секунду:
66
100
133
ШАГ 2
Умножьте на один миллион, чтобы получить число тактов в секунду:
66.000.000
100.000.000
133.000.000
ШАГ 3
Константа: в одной секунде находится один миллиард наносекунд:
1.000.000.000
1.000.000.000
1.000.000.000
ШАГ 4
Поделите число наносекунд в секунде (из шага 3) на число тактов в секунду (из шага 2), чтобы получить число наносекунд за такт:
15
10
8
Измеряем модули
Рассчитать объем модуля памяти тоже довольно просто, но и для этого вам придется применить знания по арифметике. Чтобы получить число бит в модуле, необходимо умножить размер чипа памяти на число чипов в модуле. К примеру, восемь 64 Мбит чипов памяти составляют модуль объемом в 512 Мбит. Но, к сожалению, емкость модуля указывается в байтах. Для получения объема в байтах необходимо поделить значение на 8, соответственно мы получаем 64 Мбайт.
SDRAM
DRAM с синхронным интерфейсом известна также как SDRAM. В эту группу мы относим CDRAM (Cache DRAM), RDRAM (Rambus DRAM), ESDRAM (Enhanced SDRAM) и другие виды.
Если SDRAM соответствует стандартам JEDEC (см. ниже), то она не только имеет синхронный интерфейс, управляемый системным тактовым генератором, но использует двухбанковую архитектуру и пакетный (burst) режим (1 бит, 2 бита, 4 бита, 8 бит и полная страница). Во время работы пакетного режима используется специальный регистр, управляющий типом пакетов (последовательные или чередующиеся), длиной пакетов и латентностью CAS (1,2 или 3).
Небольшое замечание по латентности CAS: эта задержка влияет на производительность SDRAM. Она отображает время, уходящее на стробирование адреса строки и активацию банка. При инициализации цикла пакетного чтения выставляются адреса, и RAS и CS (выбор чипа) сохраняются на низком уровне на следующем такте (подъем CLK), активируя усилители считывания в банке. Затем должен пройти промежуток времени, равный tRCD (задержка RAS to CAS), после которого CAS и CS сохраняются на низком уровне (на следующем такте). После прохождения промежутка tCAC (время доступа к столбцу) первый бит данных выставляется на линии выхода и может быть считан (во время следующего такта). Основное правило заключается в том, что латентность CAS, умноженная на тактовую частоту (tCLK) должна равняться или превышать tCAC (CL x tCLK >= tCAC). То есть время доступа к столбцу является ограничивающим фактором латентности CAS.
SDRAM, продолжение
SDRAM изначально была выпущена для решения всех проблем производительности, хотя достаточно быстро стало очевидно, что преимущество от ее использования невелико и с памятью возникает множество проблем совместимости. Первые модули SDRAM содержали только две тактовые линии, и вскоре инженеры осознали их недостаточность. В результате появилось два различных дизайна модулей (2-тактовые и 4-тактовые), причем материнские платы поддерживали определенные типы модулей. Хотя задержки памяти теоретически должны были составлять 5-1-1-1 @ 66 МГц, многие первые модули SDRAM работали в паре только при задержках 6-2-2-2. Главная причина заключалась в том, что чипсеты (i430VX, SiS5571) имели некоторые проблемы с производительностью и с координацией доступа между модулями. В чипсете i430TX и в поздних не-Intel чипсетах произошли улучшения, к тому же на модули памяти был добавлен чип SPD (обнаружения присутствия последовательности, serial presence detect), который позволял считывать чипсету значения задержек модуля памяти. К сожалению, с некоторых пор SPD EEPROM не устанавливается на многие модули, равно как и не считывается материнскими платами.
У чипов SDRAM официально указывается частота в МГц, а не наносекунды (нс), поэтому между частотой шины и частотой чипов существует множитель. Скорость определяется разделением 1 секунды (1 миллиарда наносекунд) на частоту чипа. К примеру, 67 МГц SDRAM чип соответствует значению 15 нс. Имейте в виду, что наносекундный показатель здесь означает совсем не то, что задержка на асинхронном DRAM чипе. Следует помнить, что внутри вся DRAM работает практически одинаково, а прирост производительности достигается с помощью “скрытия” внутренних операций различными способами.
Первые модули SDRAM использовали 83 МГц чипы (12 нс) или 100 МГц чипы (10 нс), однако все они работали на шине 66 МГц. Благодаря существованию некоторых задержек при различиях в синхронизации сигналов, использование 100 МГц приведет к созданию модуля, который в большинстве случаев будет надежно работать примерно на 83 МГц. Сегодня подобные модули называются PC66, чтобы отличать их от модулей, соответствующих спецификации Intel PC100.
История PC RAM по данным Kingston показывает, что SDRAM на рынке присутствует уже долгое время.
Переход на DDR
После дебюта в прошлом году DDR SDRAM начала быстро вытеснять традиционную SDRAM.
По мере развития рынка доля SDRAM уменьшается. Тенденция начала прослеживаться в течение двух последних кварталов прошлого года, когда DDR SDRAM достигла зрелости и начала уверенно вытеснять SDRAM.
Для новых компьютерных систем главной проблемой является выбор скорости DDR SDRAM: 266 МГц, 333 МГц или 400 МГц, при этом большая часть рынка использует 266 МГц и 333 МГц.
DDR (удвоенная скорость передачи, double data rate) считывает данные два раза за такт, в то время как традиционная SDRAM считывает данные только один раз за такт. В SDRAM данные считываются на подъеме тактового импульса, в то время как DDR SDRAM считывает данные на подъеме и спаде импульса.
Однако DDR SDRAM имеет свои ограничения, в соответствии с патентом Micron, которые связаны с ограничением DDR по пакетной передаче. Пакетные операции предусматривают считывание какого-либо количества данных с последовательных местоположений в памяти. Во время цикла DDR считывается два слова данных, каждое длиной по n бит. Оба сигнала данных должны исходить из одинакового местоположения в памяти перед переходом к следующему адресу, что связано с логикой схемы. Такой подход вполне допустим для последовательного считывания страницы памяти, начинающегося с четного адреса слова, поскольку второе слово находится в том же местоположении в памяти, что и первое слово. Однако последовательное считывание страницы памяти с нечетного слова не будет работать, поскольку второе слово будет необязательно находиться там же, где и первое слово, что ограничивает упреждающую выборку DDR устройств.
DDR SDRAM также поддерживает код коррекции ошибок ECC, что бывает полезно в серверах. ECC означает передачу дополнительных бит данных. К примеру, на 64-битной шине данных будет добавлен дополнительный бит на каждые 8 бит данных. В результате ширина 64-битной шины составит 72 бита. Дополнительные биты смогут определять ошибки в передаче сигнала.
Удваиваем каналы
Двухканальная реализация подсистемы памяти на базе DDR400 будет хорошо соответствовать FSB с 800 МГц.
В ближайшие недели Intel выпустит чипсет Springdale с DDR400, который является первым двухканальным чипсетом с поддержкой этого вида памяти.
Двухканальный доступ к памяти вряд ли можно назвать революционно новым. Он уже много лет используется в серверах и в работе с памятью Rambus.
Springdale будет сочетать память DDR400 и 800 МГц FSB Pentium 4. На первый взгляд, 800 МГц FSB Pentium 4 будет в два раза быстрее 400 МГц шины памяти с DDR400. В идеальном случае неплохо было бы добиться соответствия FSB и шины памяти, поэтому для подобной системы лучшим выбором стала бы несуществующая 800 МГц DDR SDRAM. Однако переход на двухканальную работу теоретически позволяет обеспечить ту же пропускную способность, что и 800 МГц DDR SDRAM.
Двухканальная DDR400 память задействует два слота DIMM и два модуля памяти, поэтому каждый модуль памяти соответствует одному каналу. Теоретическая пропускная способность достигает 6,4 Гбайт/с.
Что касается поддержки DDR400 со стороны производителей чипсетов, то в соответствии с Crucial, следующие чипсеты будут работать с DDR400:
- Процессоры Intel: VIA P4X400, ALI M1681, SIS 648DX и Intel Springdale;
- Процессоры AMD: KT400, SIS 746DX or 746FX и nVidia nForce2.
Удваиваем каналы, продолжение
Эффективная частота 400 МГц шины памяти RDRAM составляет 800 МГц, поскольку за один такт отсылается две единицы информации. Технология напоминает DDR400, но в силу 16-битной ширины шины Rambus пропускная способность достигает 1,6 Гбайт/с.
Однако с каждым дополнительным интерфейсом памяти приходится учитывать появляющиеся физические ограничения, включая индуктивность или электромагнитные эффекты памяти. Если процессор посылает сигнал и происходит какая-либо ошибка, к примеру, отражение сигнала, то сигнал будет отброшен.
Количество проводов и число стыков на любых шинах (например, от упаковки чипа к материнской плате, от платы на разъем, от разъема на модуль) приводят к потенциальной вероятности получения ошибок. Если мы будем увеличивать число модулей DIMM или разъемов, то это приведет к росту числа ошибок.
В самые первые дни память Rambus устанавливалась в три разъема, в результате чего материнские платы отличались низкой стабильностью. Вместо “0” откуда-то появлялась “1”, или наоборот. Справиться с проблемами удалось путем уменьшения числа разъемов памяти до двух.
Так что, хотя в теории двухканальная DDR400 и хороша, но только лишь практическое тестирование даст ответ на вопрос о стабильности плат после их выхода на рынок.
Вскоре на рынок выйдут платы с 800 МГц FSB и двухканальной DDR400. Мы сразу же протестируем их стабильность.
Без Rambus
Прощай, Rambus. Планы Intel на весеннем IDF подтверждают отход компании от сотрудничества с Rambus на производительных чипсетах.
Споры о превосходстве той или иной памяти бывают очень горячи, напоминая “битвы” между сторонниками AMD и Intel. Но вряд ли какое-либо событие привлекало к себе столько внимания, как обсуждение ситуации с Rambus, Intel и JEDEC.
Во время написания этой статьи судебные прения по поводу лицензионных отчислений Rambus и соответствующих патентов находятся в самом разгаре. Вряд ли здесь можно гарантировать победу какой-либо из сторон, так что все будет решать судья. Но нас сегодня интересует не это. Intel уже давно увлеклась памятью Rambus, которая обеспечивала прекрасную производительность, однако была значительно дороже других видов памяти. Комитет JEDEC не очень хорошо относился к лагерю Intel/Rambus, тем более что лучшие чипсеты Intel поддерживали Rambus.
Но где-то весной 2002 года взаимоотношения Intel и Rambus начали меняться. В мае 2002 года Intel начала догонять SiS и VIA, выпустив линейку чипсетов для Pentium 4 с поддержкой DDR SDRAM, которые атаковали высокопроизводительные чипсеты с памятью Rambus.
Не будем забывать, что первый чипсет под Pentium 4 базировался на RDRAM. Прошло довольно много времени, прежде чем Intel решила добавить поддержку SDRAM, не говоря уже о DDR SDRAM. Вряд ли следует упоминать, что память RDRAM никогда не пользовалась особой популярностью в индустрии, особенно среди членов JEDEC и поставщиков памяти, хотя самые быстрые платформы Pentium 4 были построены именно на чипсетах с RDRAM.
Во время последнего Форума для разработчиков (IDF) Intel окончательно прояснила свою позицию, показав два производительных чипсета Springdale и Canterwood, которые поддерживали одноканальную и двухканальную DDR400 и 800 МГц FSB. Мало того, планы Intel вообще не содержали упоминания о памяти Rambus.
Компании Samsung Electronics, Hynix Semiconductor, Inc., Infineon Technologies и Elpida сразу же начали анонсировать доступность модулей DDR400, соответствующих спецификациям Intel для чипсетов 865P/ 865PE/ 865G (Springdale) и 875P (Canterwood).
DDRII
Производители уже выпустили экспериментальные образцы модулей DDRII, которые, в соответствии со стандартом JEDEC, будут иметь 240 контактов, использовать терминацию сигнала внутри кристалла памяти для улучшения электрических характеристик, а также предварительную выборку четырех битов вместо текущего стандарта предварительной выборки двух битов.
Память DDRII будет производиться по 0,10 мкм техпроцессу, поэтому тактовые частоты памяти будут начинаться с 400 МГц, затем возрастут до 533 МГц и 667 МГц. Подобные частоты были невозможны с технологией DDR SDRAM-1. И хотя модули памяти будут различаться, ядро памяти останется тем же, что и в DDR SDRAM-1. DDRII работает на пониженном напряжении, что будет полезно для мобильных решений.
Патент Micron включает описание механизма доступа к модулям DDRII, а также выборку и передачу четырех бит данных за один цикл чтения. DDRII позволяет осуществлять выборку и выдавать в два раза большее количество данных, чем DDR.
Одновременно происходит выборка четырех битов, а вывод информации осуществляется за два такта, то есть по два бита на один такт. Обработка четырех битов за такт приводит к появлению проблемы. В отличие от DDR, где четыре бита принадлежали к одной группе, память DDRII должна определить, какие два из четырех битов в какой такт передавать. Также следует определить и порядок следования битов в паре.
Но если ведущие производители памяти уже продемонстрировали образцы DDRII, скорее всего массовое производство DDRII начнется на год позже планируемого – в 2005 году. По данным многочисленных источников в индустрии, поставщики сначала желают распространить DDR400. Тем более что поступают сведения о задержках в дизайне соответствующих чипсетов.
Впрочем, большинство производителей памяти DDRII указывает на начало коммерческого производства в следующем году.
Видение ATi и nVidia
Отражают ли графические чипы ATi и nVidia будущее технологий памяти?
После многочисленных задержек nVidia выпустила GeForce FX, на которой используется память 1 ГГц DDRII. Через несколько дней ATi произвела контратаку с выпуском Radeon 9800 с DDRII. Оба продукта позволяют нам получить представление о потенциальных скоростях DDRII и дают надежду, что память DDRII и сопутствующие чипсеты будут выпущены менее, чем через два года. Графические чипы Radeon 9800 и GeForceFX оснащены более миллиона транзисторов, что в два раза превышает их количество на процессоре Pentium 4.
Переход на GDDR2 SDRAM
Почему же графические компании ATi и nVidia решили пойти впереди “паровоза” JEDEC, выпустив свои собственные версии DDRII? Дело в том, что графические компании первыми столкнулись с проблемами производительности, связанными с недостаточной пропускной способностью памяти. Сегодня графическая индустрия по многим параметрам является передовой.
Действительно, видео-ускорители многократно улучшались за последние несколько лет – немало этому способствовала напряженная конкуренция между ATi и nVidia за выпуск самой лучшей графической карты. Когда чипы достигли определенного порога тактовой частоты, на производительность стали влиять другие факторы. В частности, скоростному чипу жизненно необходима быстрая подсистема памяти.
Об этом прекрасно осведомлены производители памяти типа Micron, Samsung и Hynix, которые начали разработку графической DDRII памяти еще до утверждения графической DDRII в JEDEC. Сегодня эта память известна как GDDR2, при этом она разработана специально для соответствия требованиям последних графических чипов ATi Radeon и nVidia GeForceFX, равно как и для использования в продуктах более мелких производителей типа Trident или S3.
В графике достаточно полезной оказывается возможность DDR выполнять двойную выборку за такт, однако в своем патенте Micron указала на необходимость пакетных операций по чтению последовательно располагающихся данных.
Кроме того, GDDR2 использует массив памяти, который адресуется по четным и нечетным адресам слов. Логика инкрементального пакетного чтения осуществляет выборку массива, начиная с четного адреса слова, а логика декрементного пакетного чтения – с нечетного адреса слова.
Такая логика удобна с точки зрения местоположения данных – следующие данные находятся в той же области, что и предыдущие.
Если же GDDR2 для графических процессоров будет недостаточно, то производители памяти предлагают следующий вариант – GDDR3 память, причем уже в этом году.
Переходим на GDDR2 SDRAM, продолжение
Как вы уже наверняка догадались, Micron оказалась очень общительной насчет технических деталей своих будущих продуктов, включая информацию о собственной версии GDDR3, образцы которой должны быть готовы к концу первого квартала этого года. В соответствии с Micron, вместо предварительной выборки 2n в DDR, память GDDR3 будет использовать выборку 4n и передавать четыре бита данных каждые два такта. Одна операция чтения или записи в GDDR3 будет состоять из одиночной передачи данных шириной 4n битов во внутреннем ядре DRAM. В результате упреждающей выборки 4n внутренняя шина данных будет в четыре раза шире внешней шины данных, в результате чего внешняя частота шины может быть в четыре раза больше внутренней частоты.
Ниже мы приводим несколько абзацев технической информации о GDDR3 на английском, которая будет интересна техническим специалистам.
“GDDR3, Micron says, will also employ “pseudo open drain logic,” which accounts for the I/O interface and simplifies data clocking by having all tri-stated data strobes “float” to a natural Logic, Micron says. The bus is dual-end terminated using the 40Ω controlled impedance driver at the source and the 60Ω on-die termination to VDD at the destination.
Unlike a pure open drain scheme, source termination is achieved on LOW-to-HIGH transitions by using the PMOS device of the push driver. DC power is also minimized since it is only consumed when a logic LOW is driven onto the bus.
GDDR3 also utilizes an external precision resistor (RQ) tied to VSS to calibrate the driver to a known value. Micron says that this eliminates most of the process variation that can be introduced during manufacturing. Initially, the driver functions as a standard push-pull driver with multiple legs to tune the impedance and adjust the on-die termination resistor (RQ) to be six times the desired driver impedance. The PMOS device is first calibrated to the resistor tied to ground. This calibrates one PMOS leg to 240Ω. The pull-up stage for this output buffer consists of six legs, which is the nominal 40Ω equivalent pull-up driver. After the PMOS leg is calibrated to the external resistor, the NMOS leg is calibrated to the PMOS leg in a similar fashion.
After the process variations have been eliminated, the only other factors that need to be addressed are voltage and temperature variations that occur over time in the system. To address these two issues, the GDDR3 driver provides periodic updates to recalibrate, which minimizes the variation in the pull-up and pull-down drive current due to voltage and temperature. Updates currently take place at a minimum of every 70µs during AUTO REFRESH commands, but this can be adjusted to as small of an interval as needed. The initial calibration takes approximately 350 clock cycles, but the recalibration and updates take less than one clock cycle. The only time the output driver cannot be recalibrated is when there is read data on the bus.”
Read Data Eyes (1.5 GHz) of Micron’s “pseudo open drain logic” for GDDR3.
Возвращение JEDEC
Многие рассматривают сотрудничество Intel и Rambus как пренебрежение к комитету JEDEC, который разрабатывает индустриальные стандарты памяти и работает под эгидой американской Ассоциации электронной промышленности (EIA). Следует учитывать, что JEDEC имеет солидный авторитет и влияние в индустрии, именно поэтому союз Rambus и Intel рассматривался как шаг против всей индустрии DRAM. Скажем, во время июньского утверждения стандарта DDRII в Токио, в комитете состояло более 120 компаний. Среди них были производители памяти Elpida, Hynix, IBM Microelectronics, Infineon, Micron, Mitsubishi, Mosel Vitelic, Samsung and Toshiba, а также производители чипсетов и инфраструктуры AMD, ALi, CST, ServerWorks, VIA Technologies, Texas Instruments и другие.
А где же сейчас Rambus?
Несмотря на многочисленные поверья, Rambus Inc. не занимается производством памяти. Фактически, компания вообще ничего не производит. Деятельность компании сводится к разработке памяти и других технологий, а также к дальнейшему их лицензированию. Производством RDRAM сегодня занимается один из ведущих производителей Samsung. Кроме того, большинство высокопроизводительных компьютеров от Dell, HP и других поставщиков продолжают использовать RDRAM как наиболее производительное решение на рынке.
Но сегодня планы Intel уже не содержат упоминания о Rambus, так на что мы можем надеяться в долгосрочной перспективе? Куда исчезла компания?
Однако Rambus не собирается сдаваться. Компания разрабатывает новые архитектуры памяти для применения в серверах или рабочих станциях. Но в ближайшем будущем мы вряд ли увидим что-либо новое для ПК. Сегодня основным направлением деятельности Rambus является память в приставке Sony Playstation.
После использования памяти Rambus RDRAM в Playstation II, Sony планирует внедрить дизайн Rambus Yellowstone в будущих приставках.
Заключение
В этом году мы наблюдаем небольшой рост продаж ПК, в то время как продажи памяти продолжают падать. И хотя подобная тенденция огорчает производителей памяти, нам, конечным потребителям, можно лишь приветствовать падение цен. В ближайшие несколько недель мы будем наблюдать выпуск материнских плат с 3+ ГГц процессорами и 800 МГц FSB в паре с двухканальной DDR400 памятью. В марте в продажу поступили nVidia GeForceFX и ATi Radeon 9800, где уже используется DDRII память, что позволяет нам надеяться на скорый приход DDRII и на материнские платы.
Но мир не идеален. Сегодня, когда Rambus уже сошла со сцены памяти для ПК, сложно ответить на вопрос, какой стандарт сможет стать альтернативой и обеспечить лучшую производительность? Но может нам не стоит беспокоиться и просто следует довериться стандартам JEDEC DDR400 и DDRII?
Рекомендуем ознакомиться:
DDR400 против Rambus: Таблицы и тесты DDR400, DDR333 и DDR266 в сравнении с RDRAM PC800. Также в анализе производительности DDR приведены некоторые интересные сравнительные тесты памяти.
Kingston Technology разместила свое “исчерпывающее руководство по памяти”. Название говорит само за себя.
“Computer Organization and Design: The Hardware/ Software Interface” – книга David A. Patterson и John L. Hennessy.
Мы рекомендуем эту книгу для инженеров и опытных пользователей. Впрочем, хороший стиль изложения позволит разобраться в технологиях даже неискушенному читателю.
